英特尔公布XBM专利技术：通过UCIe链路实现32GT/s速率，目标瞄准HBM4-安智兰德资讯网

英特尔公布XBM专利技术：通过UCIe链路实现32GT/s速率，目标瞄准HBM4

发布时间：2026-07-17 05:51:51 来源：安智兰德资讯网作者：焦点

据Wccftech报道，英特英特尔近日公开了一项关于其XBM（Cross-Batch Memory，布X标瞄跨批次内存）技术的专利准专利。该技术被视为HBM4的技术有力竞争者，旨在提供超越传统方案的通过带宽性能。长期以来，链路率目HBM一直是实现s速AI加速器的标配，但随着供应链波动、英特成本压力及功耗需求的布X标瞄增加，部分厂商开始转向LPDDR以寻求平衡。专利准

尽管LPDDR在能效和容量上表现优异，技术但其带宽瓶颈依然显著。通过此前，链路率目高通推出了HBC（High Bandwidth Compute）架构，实现s速通过将计算单元与高速内存带宽深度融合，英特采用3D堆叠方案实现了比HBM更快、更高效且更具可扩展性的处理性能。HBC堆栈通过2D有机基板与SoC连接，底部配置近内存加速器单元，并利用硅通孔（TSV）技术堆叠LPDDR DRAM。

今年年初，英特尔宣布与力积电（PSMC）及软银子公司SAIMEMORY合作，共同研发名为“Z-Angle Memory（ZAM）”的新型存储技术，目前该方案尚未进入商业化阶段。XBM的出现，标志着英特尔提出了另一款对标HBM级的竞争方案，预计将于2030年左右实现商业化落地。

根据专利细节，XBM采用后端晶体管设计，由封装基板、可选基础芯片以及堆叠存储芯片组成。堆栈中的每个存储芯片均基于1T1C（1晶体管+1电容）结构的DRAM，但晶体管被移至BEOL（后端金属互连层）。这种设计显著提升了面积利用率和TSV密度，从而相比传统前端晶体管DRAM带来明显的带宽增益。

XBM采用Cross-Batch Memory方案，通过UCIe接口连接至速率达32 GT/s的I/O模块，其成本预计低于HBM4。单个XBM芯片容量介于0.5GB至5GB之间，封装尺寸与HBM4保持一致。此外，XBM支持包括MoP（Memory on Package）在内的多种封装选项，这意味着在更紧凑的形态下也能提供更高的带宽和容量。

综合目标定位、性能指标及商业化时间表来看，业界普遍推测XBM与ZAM技术之间存在紧密关联。