谷歌下一代TPU抛弃台积电CoWoS 转向英特尔EMIB-T封装

发布时间：2026-07-18 01:58:52 来源：安智兰德资讯网 作者：时尚

快科技7月3日讯—— 知名半导体研究机构SemiAnalysis发布最新报告指出，谷歌谷歌下一代张量处理单元（TPU）将不再采用台积电的下代向英CoWoS先进封装技术，转而启用英特尔最新的弃台EMIB-T封装方案。

据悉，积电这款代号为“Humufish”的转装谷歌下一代TPU，是谷歌其自研AI芯片架构的重要迭代版本。

供应链多元化与成本考量

业内分析认为，下代向英这一战略调整凸显了大型云服务商正积极寻求打破对单一供应链的弃台依赖，旨在为AI芯片构建第二套先进封装来源。积电同时，转装成本控制与生产效率也是谷歌谷歌做出此决策的关键因素。

目前，下代向英台积电CoWoS仍是弃台AI GPU与AI加速器领域的主流封装选择。英伟达、积电AMD以及多家头部云服务商的转装芯片均高度依赖该技术。然而，随着CoWoS产能持续紧张，英特尔趁机切入市场，成功斩获部分标志性大客户的订单。

技术路线对比

台积电CoWoS系列技术现状：
台积电目前的CoWoS技术主要分为三个版本：
* CoWoS-S：采用晶圆级系统整合技术，在大面积硅中介层上提供高密度互连及深沟槽电容，以承载各类功能性芯片，但其中介层最大尺寸限制在3.3倍光罩尺寸以内。
* CoWoS-R：利用重分布层（RDL）中介层作为系统单芯片（SoC）与高频宽内存（HBM）之间的互连界面，实现异构整合。
* CoWoS-L：结合基于RDL的中介层与内嵌局部硅互连技术，能够支持更大尺寸的高性能计算产品。

英特尔EMIB-T方案优势：
英特尔的EMIB 2.5D方案则采取差异化路径，使用极小的硅桥（Silicon Interposer）搭配多层布线，取代传统的大面积硅中介层，并支持HBM整合，官方宣称其更适配当前AI应用场景。

根据英特尔披露的数据，EMIB技术预计今年可达到8至10倍光罩复合体尺寸，以较低成本提供最高密度的运算能力。其中，EMIB-T版本进一步引入了硅穿孔（TSV）技术，支持从其他封装技术进行设计转换，提升了兼容性。

良率挑战与未来变数

尽管前景广阔，但英特尔EMIB-T作为新一代制程技术，其大规模量产的良率表现将是对其执行力的重大考验。若英特尔在量产进度上出现延误，谷歌的TPU封装策略仍有可能重新回归台积电阵营。

相关文章