14微米叠十层几乎0偏移！浦项科大把芯片堆叠密度干到HBM四倍

发布时间：2026-07-17 10:37:20 来源：安智兰德资讯网 作者：综合

快科技7月8日讯—— 浦项科技大学（POSTECH）研究团队近日在半导体封装领域取得重大突破，微米成功开发出一种超薄半导体芯片的叠层大把堆叠稳定堆叠技术。该成果由机械工程系金锡教授、乎偏博士生金宇铉以及韩国工业技术研究院（KITECH）金浩铉博士联合研发，移浦标志着高性能AI半导体存储技术迈出了关键一步。项科芯片

密度提升4倍，密度直击HBM技术痛点

高带宽内存（HBM）作为AI芯片的微米核心组件，其性能直接取决于多层存储芯片的叠层大把堆叠垂直堆叠密度。理论上，乎偏堆叠层数越多，移浦数据传输速度越快，项科芯片但随之而来的密度技术挑战也呈指数级增长。

当芯片厚度缩减至几十微米甚至更薄时，微米传统制造工艺往往面临失效风险。叠层大把堆叠超薄芯片极易发生弯曲或断裂，乎偏导致良率下降，这一瓶颈长期制约着HBM层数的进一步突破。

创新工艺：转移印刷与实时键合的完美融合

为了解决这一难题，研究团队创造性地将转移印刷（Transfer Printing）与实时键合（Real-time Bonding）两种技术整合为一个统一的工艺平台：

1. 精准定位：转移印刷技术负责将芯片以极高的精度移至指定位置。
2. 同步连接：在芯片转移的瞬间，实时键合技术同步完成金属互连。

这种“三位一体”的集成方案（转移、贴装、电气连接一体化），从根本上解决了超薄芯片在操作过程中的物理损伤与连接难题。

温和条件下实现14微米十层堆叠

利用这一新工艺，团队在极为温和的条件下——温度低于180摄氏度、压力低于20千帕——成功实现了厚度约14微米的超薄硅芯片堆叠，层数超过10层。

• 直观对比：14微米的厚度仅约为成人头发丝直径的五分之一。
• 精度控制：堆叠完成后，层间对位误差极小，芯片翘曲现象被大幅抑制。
• 空间效率：在相同的封装高度内，可容纳的芯片数量显著增加，集成密度达到现有HBM技术的约4倍。

应用前景与学术发表

这项技术不仅为AI半导体的高密度存储提供了新路径，还具备广泛的应用潜力，包括：
* 小芯片（Chiplet）封装
* 微发光二极管（Micro-LED）显示器

相关研究成果已正式发表在国际学术期刊《Results in Engineering》的网络版上。行业分析指出，从材料工艺到集成方案的全面创新，这项突破为后摩尔时代的芯片堆叠技术提供了极具价值的参考范式。

相关文章