AMD Zen 6 APU工程样品现身Geekbench，10核混合架构性能大幅提升

发布时间：2026-07-17 04:08:55 来源：安智兰德资讯网 作者：时尚

2026年7月9日，工构性基于AMD下一代Medusa Point平台的程样Zen 6架构APU工程样品再次现身Geekbench基准测试数据库。与早期曝光的品现版本相比，该工程样品的身G升性能表现有了显著增强。

硬件规格与平台信息

• 样品编号：100-000001713-33_N
• 评估平台：Plum-MDS1
• 封装形式：全新FP10 BGA
• 目标功耗：28W - 45W（面向下一代AMD片上系统SoC）

该芯片被识别为锐龙9（Ryzen 9）系列，核混合架采用10核20线程的幅提混合架构设计：
* 4颗Zen 6 高性能核心（Performance Core）
* 6颗Zen 6c 高能效核心（Efficient Core）

缓存与频率参数：
* L2缓存：总计10MB
* L3缓存：标称32MB（注：此数值可能存在识别误差）
* 基础频率：2.40GHz
* 实际运行频率：稳定在2.00GHz - 2.06GHz区间

Geekbench 6.6.0 性能表现

在Geekbench 6.6.0测试中，这款低频运行的工构性工程样品取得了以下成绩：
* 单核得分：3174分
* 多核得分：15092分

性能对比分析：
相较于当前主流的锐龙AI 9 365，Zen 6样品在相同测试版本中表现出巨大优势：
* 单核性能提升：约 29%
* 多核性能提升：约 22%

关键洞察：
值得注意的程样是，上一代Zen 5架构处理器的品现加速频率可达5.0GHz，而本次Zen 6样品仅在约2.0GHz的身G升低频下运行，却仍能实现大幅领先。核混合架这充分证明了Zen 6架构在指令执行效率（IPC）上的幅提显著提升。

技术亮点：原生支持FP16 AVX-VNNI

此次测试数据首次证实，工构性Zen 6架构原生支持FP16 AVX-VNNI指令集。程样这一特性意味着：
1. 下一代Zen 6 SoC将全面具备半精度浮点运算能力。品现
2. 支持向量神经网络加速功能。
3. 通过与集成NPU和GPU形成协同效应，进一步优化终端侧人工智能（AI）任务的处理效率与能效比。

市场预期与未来展望

工程样品的局限性：
目前测试的工程样品工作在低于量产规格的频率和电压条件下。因此，最终上市版本的Zen 6 APU相较于现有Strix Point平台，其实际性能优势预计将进一步扩大。

产品布局：
据已知信息，AMD计划通过组合10核移动APU与12核桌面级计算芯片，构建最高达22核心的旗舰级CPU配置。

图形性能：
预计将集成基于RDNA 3.5+架构的显卡，拥有8组计算单元。

发布时间表：
Medusa Point平台计划于2027年正式发布，行业普遍预期其首发亮相将在2027年初的国际消费电子展（CES）上举行。

相关文章