SK海力士联合研发忆阻器AI芯片：理论峰值约2.54 TOPS

发布时间：2026-07-17 13:10:03 来源：安智兰德资讯网 作者：时尚

IT之家 7 月 11 日讯 —— 据科技媒体 Tom's Hardware 7 月 10 日发布的海力合研报道，SK 海力士联合 TetraMem 及南加州大学（USC），士联共同开发了一款基于忆阻器（Memristor）的发忆峰值存内计算 SoC，旨在显著提升边缘 AI 设备的阻器神经网络推理能效。

IT之家注：什么是芯片忆阻器与存内计算？

• 忆阻器：一种非易失性器件，其电阻状态可随历史电流或电压变化而改变并保留。理论它兼具存储与计算功能，海力合研在 AI 芯片中常构成交叉阵列以直接存放神经网络权重，士联特别适用于低功耗推理、发忆峰值边缘计算及新型存算一体架构。阻器
• 存内计算：指将部分计算任务直接在存储阵列内部完成，芯片避免数据在处理器与存储器间频繁搬运。理论该技术能大幅降低数据移动带来的海力合研延迟与功耗，广泛应用于神经网络矩阵乘法、士联卷积推理、发忆峰值边缘 AI 加速器及高能效嵌入式场景。

核心架构与算力表现

此次三方联合研发的 SoC 专为轻量级模型设计，采用嵌入式 RISC-V 处理器进行任务调度，并集成了 10 个神经处理单元（NPU）。在理论最佳工况下，该芯片的总算力约为 2.54 TOPS。

NPU 的具体配置如下：

• 1 个专用深度卷积 NPU：
• 采用 8 个尺寸为 252 × 28 的锯齿形交叉阵列模块。
• 保留了 DAC（数模转换器）与 ADC（模数转换器）设计。
• 9 个标准 NPU：
• 负责执行逐点卷积与稠密运算。
• 每个 NPU 配备一组 256 × 256 的忆阻器交叉阵列。
• 集成 256 个 8 位 DAC、256 个 8 位 ADC 及配套控制电路。

精度优化与实测性能

针对单个忆阻器器件有效编程精度仅略高于 2 位的硬件限制，设计团队引入了双子阵列补偿技术，成功将有效权重精度提升至约 4 位。

• 准确率验证：实测端到端推理准确率为 80.36%，与对应 4 位软件模型的精度表现一致。
• 能效表现：
• 单个 NPU 峰值吞吐量为 0.254 TOPS。
• 在 100 MHz频率下，能效高达 21.3 TOPS/W。
• 在 400 MHz频率下，能效为 11.9 TOPS/W。

相关文章