XBM新型三维堆叠内存技术破局AI带宽瓶颈，后端晶体管集成重塑存储架构

发布时间：2026-07-17 12:17:09 来源：安智兰德资讯网 作者：知识

当前内存市场价格的新型显著攀升，核心驱动力在于人工智能应用对存储带宽的堆叠带宽爆发式需求。随着高带宽内存（HBM）产能持续向AI芯片倾斜，内存传统DDR及LPDDR内存的技术晶体供应日益紧张。然而，破局瓶颈HBM技术自身正遭遇多重瓶颈：硅通孔（TSV）占据大量芯片面积，后端布线复杂度急剧增加，管集构功耗居高不下，成重储架且单位面积效率持续下滑，塑存其长期演进路径已显局促。新型

在此背景下，堆叠带宽一家长期深耕内存架构与标准制定的内存企业正推进一种新型存储技术——扩展带宽内存（XBM）。该技术并非全新概念，技术晶体近期一份编号为20260191095的破局瓶颈专利文件于2024年12月26日提交，并于2026年7月2日正式公开，后端进一步披露了其核心设计思路。

专利显示，XBM采用带有后端晶体管的三维堆叠架构。每层存储芯片集成一个晶体管与一个电容，构成1T1C单元；关键在于，晶体管不再置于前道工艺的硅基底上，而是集成在后道金属互连层中。这一结构显著提升了芯片面积利用率，并支持更高密度的硅通孔布局，从而在不依赖单纯提升工作频率的前提下，实现整体带宽的实质性跃升。相比当前主流HBM方案，XBM在功耗控制与空间效率方面具备结构性优势。

尽管专利未明确给出具体性能参数，但结合技术路径推演，XBM有望在带宽与容量两方面较HBM4提升约一倍。不过，该技术面向的是2030年之后的下一代计算平台，届时HBM5、HBM6等迭代标准或将已进入量产阶段，单就纸面指标而言未必具备领先优势。

因此，XBM并非旨在直接替代HBM，而是另辟蹊径，通过后端晶体管集成这一底层工艺创新，应对AI时代日益突出的内存带宽与能效矛盾。其实际价值尚待工程验证与产品落地，当前仍处于技术探索阶段。

相关文章