Science | 北大研制全球首款基于可控存内计算的忆阻器神经动力学芯片

发布时间：2026-07-17 07:43:05 来源：安智兰德资讯网 作者：综合

新智元报道

【导读】近日，大研新基石研究员、制全北京大学集成电路学院教授及深圳研究生院信息工程学院院长杨玉超团队，球首器神联合中国科学院上海微系统与信息技术研究所宋志棠研究员团队等，款基控存在国际顶级学术期刊《科学》（Science）发表最新研究成果。于可忆阻该团队在新型神经动力学计算芯片领域取得重大突破，内计成功研制出全球首款基于相变忆阻器的经动毫秒级神经动力学系统芯片。

神经动力学系统通过将神经网络的力学表达能力与微分方程的连续演化机制深度融合，在物理世界建模、芯片计算成像等前沿领域展现出广泛应用潜力。大研然而，制全自该概念诞生半个世纪以来，球首器神如何在保持高精度连续建模能力的款基控存同时实现低延迟实时计算，一直是于可忆阻制约其从理论走向实际应用的核心瓶颈。

针对这一挑战，内计北京大学团队创新性地提出了基于相变型忆阻器的「可控存内计算」新范式。该方案通过精准调控相变存储器的电导漂移特性与多级电导状态，构建了高度可控的原位存内计算机制。研究团队系统性地将器件物理特性与神经动力学算法相融合，实现了自适应积分步长的原位搜索以及基于多级电导的存内乘累加计算。

论文链接：https://doi.org/10.1126/science.aee6277

这一突破性方案显著消除了传统数字硬件中频繁发生的读写操作、乘法运算、缓存访问及数据搬运等高开销环节，兼具高精度与实时性优势，为后摩尔时代的计算芯片架构提供了一种全新范式。

研究团队成功突破了相变型忆阻器长期面临的「可控存内计算」国际难题，首次将神经动力学系统的单步运算时延压缩至2.12毫秒。实验数据显示，在执行同等神经动力学运算任务时，该系统相较于当前最先进的专用加速器（ASIC），实现了3.82~36.27倍的速度提升及11.75~24.73倍的功耗降低；在脑皮层表面重建等高保真脑建模任务中，其速度较NVIDIA A100 GPU提升了50.38~478.18倍。

这一成果标志着神经动力学系统实时计算取得关键性进展。它不仅将原本需离线运行的复杂建模方法推向毫秒级实时在线操作，更为下一代脑机接口、脑数字孪生、神经导航及神经退行性疾病智能诊疗提供了坚实的硬件底座。

图1 基于相变型忆阻器的毫秒级神经动力学系统

该芯片采用40纳米工艺制造，基于相变器件两种电导的可控特性，其存内计算与步长漂移阵列总面积仅为0.28平方毫米。芯片集成了编程脉冲生成电路、模数转换器等外围电路，运行频率达50 MHz。通过仅需9级流水的单步积分设计，最终实现了2.12毫秒的神经动力学单次迭代计算时延，标志着神经动力学硬件系统正式迈入毫秒级时代。

图2 基于相变型忆阻器的神经动力学芯片性能

值得注意的是，研究团队将该芯片应用于大脑白质与脑灰质皮层表面的实时重建以及三维流形网格生成任务。结果表明，该系统能够生成平滑、闭合且拓扑一致的脑皮层表面，准确刻画复杂的皮层褶皱结构，并有效抑制传统神经网络方法中常见的自相交（Self Intersection）和非流形伪影。

在对称表面平均距离（Average Symmetric Surface Distance）和豪斯多夫距离（Hausdorff Distance）等关键评价指标上，该系统均展现出显著优势，完全满足高保真脑结构建模的严苛要求。

图3 实时大脑皮层表面重建以及三维流形网格生成

这一突破对脑机接口领域具有深远启示。未来的脑机接口不仅需具备读取神经信号的能力，更需实时理解大脑状态、预测神经动力学演化，并基于反馈进行闭环调控。高保真脑建模的毫秒级实时运行能力，有望为脑机接口提供个体化、动态化且可解释的脑状态模型，推动脑机系统从简单的信号识别迈向实时脑状态建模与智能交互的新阶段。

论文作者信息：
* 共同通讯作者：北京大学朱毅鑫研究员、北京大学陶耀宇副研究员
* 第一作者：北京大学博士后蔡磊（现任职于北京化工大学讲师）
* 其他作者：中国科学院上海微系统与信息技术研究所解晨晨研究员、北京大学博士后闫龙皞

《科学》杂志同期针对该工作发表了专题观点评述文章（Perspective），高度评价该成果「代表了一种物理驱动计算的理念转变」。

相关工作已入选「面向2030北京大学重大培育项目」。本研究得到了新基石研究员项目、国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室以及深圳市重点产业研发计划等项目的支持。

参考资料：
https://doi.org/10.1126/science.aee6277

编辑：LRST

相关文章